## **SOLID-STATE IMAGE PICKUP DEVICE**

Publication number: JP3286671
Publication date: 1991-12-17

Inventor: MONOI MAKOTO

Applicant: TOKYO SHIBAURA ELECTRIC CO

Classification:

- international: H04N5/335; H01L27/148; H04N1/028; H04N5/335;

H01L27/148; H04N1/028; (IPC1-7): H01L27/148;

H04N1/028; H04N5/335


- European:

**Application number:** JP19900087480 19900403 **Priority number(s):** JP19900087480 19900403

Report a data error here

# Abstract of JP3286671

PURPOSE:To suppress an output at a dark state by limiting a power supply current supplied to an operation desired section when part or all of peripheral circuits are not required for the operation. CONSTITUTION:A power supply 9 is supplied to a part used for a period of peripheral circuits 5, 8 provided on a same chip as an image sensor section and the power supply 9 is not supplied or minimized to the other inoperative part. Moreover, the power supply 9 is supplied to the part used for other period and the power supply 9 is not supplied or minimized to the other inoperative part. As a result, the current consumption of the peripheral circuits is minimized without giving any hindrance to the operation of a solid-state image pickup device. Thus, the chip temperature rise is decreased.



Data supplied from the **esp@cenet** database - Worldwide

Family list

2 family member for: JP3286671 Derived from 1 application

Back to JP328

# SOLID-STATE IMAGE PICKUP DEVICE

Inventor: MONOI MAKOTO

Applicant: Tokyo shibaura electric co

EC:

**IPPC:** H04N5/335; H01L27/148; H04N1/028 (+6)

Publication info: JP2937400B2 B2 - 1999-08-23 **JP3286671 A** - 1991-12-17

Data supplied from the **esp@cenet** database - Worldwide

# ⑩ 日本国特許庁(JP)

# ② 公開特許公報(A) 平3-286671

50Int. Cl. 5

識別記号

庁内整理番号

❸公開 平成3年(1991)12月17日

H 04 N 1/028 H 01 L 27/148 H 04 N 5/335 A 9070-5C

Z 8838-5C 8122-4M

H 01 L 27/14

В

審査請求 未請求 請求項の数 1 (全3頁)

②特 願 平2-87480

20出 願 平2(1990)4月3日

@発明者物井

神奈川県川崎市幸区堀川町72番地 株式会社東芝堀川町工

場内

⑪出 願 人 株 式 会 社 東 芝

神奈川県川崎市幸区堀川町72番地

@代 理 人 弁理士 鈴江 武彦 外3名

明 細 書

1. 発明の名称

固体摄像装置

#### 2. 特許請求の範囲

光電変換を行なう受光部と、該受光部で発生した信号電荷を信号出力に変換する変換部と、前記受光部または変換部の駆動、信号処理を行なう周辺回路とを同一半導体基板に設けた固体摄像装置において、周辺回路の一部または全部が動作不要の期間中、その動作不要部分に供給する電源電流を制限する手段を具備したことを特徴とする固体振像装置。

3. 発明の詳細な説明

〔発明の目的〕

(産業上の利用分野)

本発明は電源印加法を改善した固体摄像装置に 関するもので、特に消費電力と、暗時出力を小さ く抑えることが必要な自動焦点装置に用いられる CCDリニアイメージセンサに使用される。

(従来の技術)

上記固体摄像装置の一例として、カメラの自動 焦点装置に用いられるCCDリニアイメージセン サの構成を第3図に示す。ここで1は複数のPN フォトダイオードからなる受光部、2は受光部1 で発生した信号電荷を蓄積するための蓄積部で、 信号の蓄積時間を制御する構造をそなえる。3は 蓄稿部2の電荷を順次出力回路5に転送するCCD レジスタである。出力回路5は、例えばNチャネ ルMOS FET(以下トランジスタという) からなるソ ースフォロワ回路、増幅回路、クランプ回路、サ ンプルホールド回路等より構成される。6は受光 部1に入射する光の平均量を検出するためのモニ タフォトダイオード、7はモニタフォトダイオー ド6で発生した電荷を電位変化に変換する出力バ ッファ、8はバッファ7の出力より、平均光量を 検出する輝度判定回路で、これはコンパレータ等 から構成される。輝度判定回路8からは、入射光 量に応じて、受光部1の平均レベルが一定となる ように蓄積時間をコントロールする信号を蓄積部 2に送出する。周辺回路を構成する回路 5,8に

は電源9が供給され、出力部10から信号出力が送出される。上記周辺回路5,8は、受光部1、蓄積部2、CCDレジスタ3等のセンサ部と同ーチップ上に形成される。

#### (発明が解決しようとする課題)

上記回路 5 , 8 に見られるように、最近、イメージセンサと同一チップ上に、信号処理や動作制御を行なう比較的規模の大きい回路を設けることが、コストや性能上の点で要求されている。ところで、周辺回路 5 , 8 はアナログ回路であるため、消費電流を抑えることが難しいという問題がある。

またイメージセンサでは、同一チップ上に周辺 回路がある時、消費電流が大きいと、発熱によっ てチップ温度が上昇し、暗時出力が上昇するとい う問題も発生する。特に低照度の性能の要求が厳 しい自動焦点用のセンサでは、可能な限り暗時出 力を抑えることが望まれる。

そこで本発明の目的は、イメージセンサ部と同 ーチップ上に設けられた周辺回路の消費電流を減 少させ、暗時出力を小さく抑えることにある。

低照度時の性能の要求が厳しい場合にも、これに 対処できる。

### (実施例)

以下図面を参照して本発明の一実施例を説明する。第1図は同実施例の構成図であるが、これは第3図のものと対応された場合の例であるる個所には同一符号を付し、特徴とする個個所には同一符号を付し、特徴とするの個の特徴は、周辺回路8.5とその電源9との電源9との電源9が連断される。これにより、回路8.5の電源9が連断される。

第2図は本実施例の動作タイミングチャートである。ここでAは電荷蓄積期間であり、この期間にゲート23が"L"(低)レベルで、トランジスタ21がオンとなって輝度判定回路8が動作し、一方、トランジスタ22はオフで、出力回路5の電源9は遮断され、電流制限が行なわれる。

#### 〔発明の構成〕

(課題を解消するための手段と作用)

本発明は、光電変換を行なう受光部と、該受光部で発生した信号電荷を信号出力に変換する変換部と、前記受光部または変換部の駆動、信号処理を行なう周辺回路とを同一半導体基板に設けた固体撮像装置において、周辺回路の一部または全部が動作不要の期間中、その動作不要部分に供給する電源電流を制限する手段を具備したことを特徴とする固体操像装置である。

またBは信号読み出し期間で、この期間にゲート24が"L"レベルとなり、トランジスタ22がオンとなって、出力回路5が動作し、一方、トランジスタ21はオフで、輝度判定回路8の電源9は遮断され、電流制限が行なわれる。

同様の効果を得ることができる。

#### 〔発明の効果〕

以上説明した如く本発明によれば、固体摄像装置の動作に何ら支障なく周辺回路の消費電流を小さくできる。更にそのためチップ温度上昇が小となり、暗時出力を小さく抑えられ、低照度時の性能の要求が厳しい場合にも、これに対処できる。

## 4. 図面の簡単な説明

第1図は本発明の一実施例の構成図、第2図は 同構成の動作を示すタイミングチャート、第3図 は従来例の構成図である。

1…複数のフォトダイオードからなる受光部、 2…蓄積部、3…CCDレジスタ、5…出力回路、 6…モニタフォトダイオード、7…出力バッファ、 8…輝度判定回路、9…電源、10…信号出力端、 21,22…PチャネルMOS FET。

出願人代理人 弁理士 鉿 江 武 彦

